RISC-V غادر المختبر: بنية وحدة المعالجة المركزية مفتوحة المصدر تُشحن الآن في منتجات حقيقية

قبل عقد من الزمن، كانت RISC-V مشروعًا بحثيًا من جامعة كاليفورنيا في بيركلي - بنية مجموعة تعليمات مفتوحة وخالية من الإتاوات، مصممة لتكون بسيطة وقابلة للتوسع وخالية من قيود الترخيص التي تحدد كل بنية رئيسية أخرى لوحدات المعالجة المركزية. كانت الفرضية جذابة: ماذا لو تمكن مصممو الرقائق من بناء معالجات دون دفع إتاوات لشركة ARM أو الموافقة على شروط إنتل؟

اليوم، تُشغل رقائق RISC-V وحدات SSD في حاسوبك المحمول، وتغذي كاميرات المراقبة، وتتحكم في أجهزة الاستشعار الصناعية، وتسرع بشكل متزايد استدلال الذكاء الاصطناعي على نطاق مراكز البيانات. انتقلت البنية من فضول أكاديمي إلى سيليكون إنتاجي أسرع مما توقع أي شخص تقريبًا.

ما الذي يميز RISC-V

RISC-V هي Instruction Set Architecture (ISA) - المواصفات التي تحدد كيفية تواصل البرمجيات مع العتاد. على عكس x86 (إنتل/AMD) أو ARM، تُنشر RISC-V علنًا وهي مجانية تمامًا للتنفيذ. يمكن لأي شركة أو جامعة أو حكومة تصميم معالج RISC-V دون رسوم ترخيص، ودون قيود على كيفية استخدامه، ودون الاعتماد على خارطة طريق بائع واحد.

البنية نفسها معيارية عن قصد. مجموعة تعليمات أساسية للأعداد الصحيحة تتولى الأساسيات؛ الإضافات الاختيارية تضيف عمليات الفاصلة العائمة، وعمليات المتجهات، والتشفير، والمزيد. وهذا يعني أن مصمم الرقاقة يمكنه بناء المعالج الذي يحتاجه التطبيق بالضبط - نواة 32 بت صغيرة لمستشعر إنترنت الأشياء، أو معالج فائق 64 بت عريض لخادم مركز بيانات - من نفس المواصفات المفتوحة.

أين تُشحن RISC-V فعليًا

تحركت أسواق الأنظمة المضمنة والتخزين أولاً. اعتمدت Western Digital نوى RISC-V في وحدات تحكم SSD الخاصة بها في عام 2017، واليوم أصبحت RISC-V معيارًا في وحدات تحكم التخزين الومضي عبر الصناعة. تغذي المتحكمات الدقيقة RISC-V من SiFive وGigaDevice وEspressif ملايين أجهزة إنترنت الأشياء سنويًا.

أصبح فضاء مسرعات الذكاء الاصطناعي ساحة معركة رئيسية. بنى قسم أشباه الموصلات T-Head التابع لشركة علي بابا أجيالًا متعددة من رقائق الذكاء الاصطناعي القائمة على RISC-V، بما في ذلك سلسلة XuanTie، ونشرها على نطاق واسع داخل سحابة علي بابا. قامت Ventana Micro Systems بشحن Veyron V1 - وهي رقاقة RISC-V تستهدف أعباء عمل مراكز البيانات وتتنافس مباشرة مع السيليكون الخادم القائم على ARM مثل Ampere Altra.

جعلت الهند من RISC-V مسألة استراتيجية وطنية لأشباه الموصلات. أنتج برنامج معالج Shakti المدعوم حكوميًا نوى RISC-V متعددة، ودفع الهند لبناء قدرة تصميم رقائق محلية مبني بشكل صريح حول البنية المفتوحة. تبنى الدفع المحلي للرقائق في الصين بالمثل RISC-V كوسيلة لتجاوز الاعتماد على تراخيص ARM - وهي نقطة ضعف كشفتها ضوابط التصدير الأمريكية ومحاولة Nvidia الفاشلة لشراء ARM.

في أوروبا، أدرجت مبادرة المعالجات الأوروبية (EPI) RISC-V في خارطة طريق الحوسبة عالية الأداء الخاصة بها، معتبرة البنية المفتوحة طريقًا للسيادة التكنولوجية.

فجوة البرمجيات - ولماذا تضيق

كان الاعتراض المعتاد على RISC-V دائمًا هو البرمجيات. تمتلك ARM وx86 عقودًا من المترجمات المحسنة وأنظمة التشغيل والمكتبات وأدوات المطورين. لا تزال RISC-V تلحق بالركب.

لكن الفجوة تضيقت بشكل كبير. دعم نواة لينكس لـ RISC-V أصبح الآن ناضجًا ومُصانًا. تشحن Ubuntu وDebian وFedora وOpenSUSE جميعها بنيات RISC-V. تدعم سلاسل أدوات LLVM وGCC RISC-V بالكامل. دعم Android لـ RISC-V قيد التطوير. يعامل Debian الآن RISC-V 64 بت كمنصة من المستوى 1.

الاحتكاك المتبقي يكمن في البرمجيات المتخصصة: المكتبات العددية عالية الأداء، وأطر الحوسبة المكافئة لوحدات معالجة الرسوميات، والبرمجيات الوسيطة للمؤسسات حيث تمتلك إصدارات x86 أو ARM سنوات من تحسين الأداء. لا تزال هذه الفجوات مهمة لأعباء العمل المتطلبة، لكنها أقل أهمية بكثير لحالات استخدام الأنظمة المضمنة والتخزين واستدلال الذكاء الاصطناعي حيث وجدت RISC-V موطئ قدمها بالفعل.

الرياح السياسية المواتية

لنمو RISC-V معجل غير عادي: الجغرافيا السياسية. قيود ضوابط التصدير التي تحد من وصول الشركات الصينية إلى تراخيص ARM المتقدمة وسيليكون NVIDIA دفعت مصممي الرقائق الصينيين نحو RISC-V باعتبارها البنية الوحيدة التي لا يمكن لأي حكومة أجنبية إلغاء الوصول إليها.

هذا ليس مصدر قلق الصين فقط. أصبحت البلدان والشركات في كل مكان أكثر يقظة تجاه مخاطر الاعتماد على قرارات بنية بائع واحد وشروط الترخيص وسياسات التصدير. جاذبية RISC-V كلعبة سيادة حقيقية ومتنامية.

ما لا يزال مفقودًا

RISC-V ليست بعد منافسًا موثوقًا لأعباء عمل خوادم x86 أو ARM عالية الأداء. لا يوجد معالج RISC-V اليوم ينافس رقائق سلسلة M من Apple أو AMD EPYC أو AWS Graviton في إنتاجية الحوسبة. البساطة المعمارية التي تجعل RISC-V أنيقة تعني أيضًا أن استخراج أقصى أداء وحيد الخيط يتطلب استثمارًا معمارياً دقيقاً كبيراً - استثمار له عقود من السبق في Intel وARM.

مخاطر التجزئة حقيقية أيضًا. إحدى نقاط قوة x86 وARM هي التوافق الثنائي - البرنامج المترجم لتنفيذ واحد يعمل على جميع الآخرين. قابلية توسع RISC-V تعني أن التطبيقات يمكن أن تتباعد، وقد لا يعمل الثنائي المحسن لامتداد متجهات بائع واحد على آخر. تعمل هيئات المعايير على هذا، لكنه لا يزال مصدر قلق عملي لتوزيع البرمجيات.

ما أظهرته RISC-V بوضوح وعلى نطاق واسع هو أن بنيات العتاد المفتوحة قابلة للحياة - ليس فقط كمشاريع بحثية، ولكن كسيليكون إنتاجي يُشحن في مليارات الأجهزة. السؤال الآن هو إلى أي مدى يمكن للبنية أن تصعد سلم الأداء، وبأي سرعة يتبعها النظام البيئي للبرمجيات.