RISC-V hat das Labor verlassen: Die Open-Source-CPU-Architektur wird jetzt in echten Produkten ausgeliefert

Vor einem Jahrzehnt war RISC-V ein Forschungsprojekt der UC Berkeley – ein offener, lizenzfreier Befehlssatz, der einfach, erweiterbar und frei von den Lizenzbeschränkungen sein sollte, die jede andere große CPU-Architektur kennzeichnen. Die Prämisse war überzeugend: Was wäre, wenn Chip-Designer Prozessoren bauen könnten, ohne Lizenzgebühren an ARM zu zahlen oder die Bedingungen von Intel zu akzeptieren?

Heute laufen RISC-V-Chips in den SSDs Ihres Laptops, betreiben Überwachungskameras, steuern Industriesensoren und – zunehmend – beschleunigen sie KI-Inferenz im Rechenzentrumsmaßstab. Die Architektur hat sich schneller von einer akademischen Kuriosität zum Produktionssilizium entwickelt, als fast jeder erwartet hatte.

Was RISC-V anders macht

RISC-V ist ein Instruction Set Architecture (ISA) – die Spezifikation, die definiert, wie Software mit Hardware kommuniziert. Im Gegensatz zu x86 (Intel/AMD) oder ARM ist RISC-V offen veröffentlicht und völlig kostenlos implementierbar. Jedes Unternehmen, jede Universität oder Regierung kann einen RISC-V-Prozessor entwerfen, ohne Lizenzgebühren, ohne Einschränkungen der Nutzung und ohne Abhängigkeit von der Roadmap eines einzigen Anbieters.

Die Architektur selbst ist bewusst modular aufgebaut. Ein grundlegender Integer-Befehlssatz kümmert sich um die Grundlagen; optionale Erweiterungen fügen Gleitkommaoperationen, Vektoroperationen, Kryptographie und mehr hinzu. Das bedeutet, dass ein Chip-Designer genau den Prozessor bauen kann, den die Anwendung benötigt – einen winzigen 32-Bit-Kern für einen IoT-Sensor oder einen breiten 64-Bit-Superskalar für einen Rechenzentrumsserver – aus derselben offenen Spezifikation.

Wo RISC-V tatsächlich ausgeliefert wird

Die Embedded- und Speichermärkte bewegten sich zuerst. Western Digital übernahm 2017 RISC-V-Kerne in seinen SSD-Controllern, und heute ist RISCV-Standard in Flash-Speichercontrollern in der gesamten Industrie. RISC-V-Mikrocontroller von SiFive, GigaDevice und Espressif versorgen jährlich Millionen von IoT-Geräten.

Der Bereich der KI-Beschleuniger ist zu einem wichtigen Schlachtfeld geworden. Die Halbleitersparte T-Head von Alibaba hat mehrere Generationen von RISC-V-basierten KI-Chips gebaut, darunter die XuanTie-Serie, und sie in großem Umfang innerhalb der Alibaba Cloud eingesetzt. Ventana Micro Systems hat den Veyron V1 ausgeliefert – einen RISC-V-Chip, der auf Rechenzentrums-Workloads abzielt und direkt mit ARM-basiertem Server-Silizium wie dem Ampere Altra konkurriert.

Indien hat RISC-V zu einer Frage der nationalen Halbleiterstrategie gemacht. Das staatlich unterstützte Shakti-Prozessorprogramm hat mehrere RISC-V-Kerne hervorgebracht, und Indiens Bestreben, eine eigene Chip-Design-Kapazität aufzubauen, baut explizit auf der offenen Architektur auf. Chinas heimischer Chip-Vorstoß hat RISC-V ebenfalls als Weg aufgegriffen, um die Abhängigkeit von ARM-Lizenzen zu umgehen – eine Schwachstelle, die durch US-Exportkontrollen und Nvidias gescheiterten Versuch, ARM zu übernehmen, offengelegt wurde.

In Europa hat die European Processor Initiative (EPI) RISC-V in ihre Roadmap für Hochleistungsrechnen aufgenommen und sieht in der offenen Architektur einen Weg zur technologischen Souveränität.

Die Softwarelücke – und warum sie sich schließt

Der Standardeinwand gegen RISC-V war schon immer die Software. ARM und x86 haben jahrzehntealte optimierte Compiler, Betriebssysteme, Bibliotheken und Entwicklerwerkzeuge. RISC-V holt noch auf.

Aber die Lücke hat sich erheblich verkleinert. Die Linux-Kernel-Unterstützung für RISC-V ist jetzt ausgereift und wird gewartet. Ubuntu, Debian, Fedora und OpenSUSE liefern alle RISC-V-Builds aus. Die LLVM- und GCC-Toolchains unterstützen RISC-V vollständig. Android hat RISC-V-Unterstützung in Arbeit. Debian behandelt RISC-V 64 Bit jetzt als Tier-1-Plattform.

Die verbleibende Reibung liegt in spezialisierter Software: hochperformante numerische Bibliotheken, GPU-äquivalente Computing-Frameworks und Enterprise-Middleware, bei denen x86- oder ARM-Versionen jahrelange Leistungsoptimierung haben. Diese Lücken sind für anspruchsvolle Workloads immer noch relevant, aber für die Embedded-, Speicher- und KI-Inferenz-Anwendungsfälle, in denen RISC-V bereits Fuß gefasst hat, sind sie weitaus weniger wichtig.

Der politische Rückenwind

Das Wachstum von RISC-V hat einen ungewöhnlichen Beschleuniger: Geopolitik. Die Exportkontrollbeschränkungen, die den Zugang chinesischer Unternehmen zu fortschrittlichen ARM-Lizenzen und NVIDIA-Silizium einschränken, haben chinesische Chip-Designer zu RISC-V gedrängt – der einen Architektur, bei der keine ausländische Regierung den Zugang entziehen kann.

Das ist nicht nur Chinas Anliegen. Länder und Unternehmen auf der ganzen Welt sind sich der Risiken bewusster geworden, die mit der Abhängigkeit von den Architekturentscheidungen, Lizenzbedingungen und Exportpolitiken eines einzigen Anbieters verbunden sind. Die Anziehungskraft von RISC-V als Souveränitätsspiel ist real und wächst.

Was noch fehlt

RISC-V ist noch kein glaubwürdiger Herausforderer für die leistungsstärksten x86- oder ARM-Server-Workloads. Kein RISC-V-Prozessor kann heute im Rechendurchsatz mit Apples M-Serie-Chips, AMD EPYC oder AWS Graviton mithalten. Die architektonische Einfachheit, die RISC-V elegant macht, bedeutet auch, dass das Herausquetschen maximaler Single-Thread-Leistung erhebliche mikroarchitektonische Investitionen erfordert – Investitionen, die bei Intel und ARM jahrzehntelangen Vorsprung haben.

Das Fragmentierungsrisiko ist ebenfalls real. Eine der Stärken von x86 und ARM ist die binäre Kompatibilität – für eine Implementierung kompilierte Software läuft auf allen anderen. Die Erweiterbarkeit von RISC-V bedeutet, dass Implementierungen auseinanderdriften können, und ein für die Vektorerweiterung eines Anbieters optimiertes Binary läuft möglicherweise nicht auf der eines anderen. Normungsgremien arbeiten daran, aber es bleibt ein praktisches Problem für die Softwareverteilung.

Was RISC-V klar und im großen Maßstab gezeigt hat, ist, dass offene Hardware-Architekturen lebensfähig sind – nicht nur als Forschungsprojekte, sondern als Produktionssilizium, das in Milliarden von Geräten ausgeliefert wird. Die Frage ist nun, wie weit die Architektur auf der Leistungsleiter nach oben klettern kann und wie schnell das Software-Ökosystem folgt.