RISC-V hat sich vom akademischen Experiment zum Enterprise-Silicon entwickelt – was die Open-Source-ISA für die Chipindustrie bedeutet

Im Jahr 2010 machte sich ein Team der UC Berkeley daran, einen Befehlssatz zu entwerfen, den sie in der akademischen Forschung nutzen konnten, ohne die Lizenzkomplexitäten von ARM oder x86 zu umgehen. Das Ergebnis war RISC-V – ausgesprochen „risk five“ – ein sauberer, minimaler ISA, der in die Public Domain entlassen wurde. Sechzehn Jahre später zählt RISC-V International über 4.000 Mitgliedsorganisationen, die Architektur ist für alles von eingebetteten Mikrocontrollern bis zu High-Performance-Computing ratifiziert, und sie ist zu einem Brennpunkt in der Geopolitik der Halbleiterunabhängigkeit geworden.

Was RISC-V eigentlich ist

Ein ISA definiert die Schnittstelle zwischen Hardware und Software: den Befehlssatz, den ein Prozessor versteht, das Registerlayout, das Speichermodell. Intels x86 und ARMs ARM sind die dominanten ISAs für Server/PCs beziehungsweise Mobilgeräte/Eingebettete Systeme. Beide sind proprietär. Die Nutzung von ARM erfordert eine Lizenz von ARM Holdings; diese Lizenz kostet Geld und unterliegt Nutzungsbeschränkungen. RISC-V hat keinen Eigentümer. Jeder kann es implementieren, modifizieren und Produkte darauf aufbauen, ohne Lizenzgebühren zu zahlen oder um Erlaubnis zu fragen.

RISC-V ist kein Chip. Es ist eine Spezifikation – ein Dokument, das beschreibt, welche Befehle ein Prozessor unterstützen muss. Der Basis-Befehlssatz für ganze Zahlen (RV32I oder RV64I für 32-Bit beziehungsweise 64-Bit) ist bewusst minimal. Erweiterungen fügen Gleitkomma (F, D), atomare Operationen (A), komprimierte Befehle (C), Vektorverarbeitung (V) und mehr hinzu. Ein Prozessor, der RV64GC implementiert – die gängigste Konfiguration für Anwendungsprozessoren – unterstützt den Basissatz plus die allgemeinen Erweiterungen und komprimierten Befehle.

Wo RISC-V bereits läuft

Das Ausmaß der Verbreitung ist größer, als die meisten glauben. Espressifs ESP32-C3, ein WLAN- und Bluetooth-Chip, der in unzähligen IoT-Geräten und Consumer-Electronics-Produkten steckt, läuft mit einem Single-Core-RISC-V-Prozessor. Der Chip kostet im Volumen rund einen Dollar und wird jährlich in hunderten Millionen Einheiten ausgeliefert. Western Digital verwendet kundenspezifische RISC-V-Kerne in den Controllern seiner SSDs und Festplatten – das sind weit über eine Milliarde Kerne. NVIDIAs GPU-Mikrocontroller sind ab den Turing-Generation-Karten 2018 von proprietären Falcon-Kernen auf RISC-V umgestiegen.

Google hat RISC-V Ende 2023 als unterstütztes ABI in Android 13 aufgenommen – der erste Schritt, damit Android auf RISC-V-Anwendungsprozessoren läuft. Der Linux-Kernel unterstützt RISC-V im Mainline seit 2017. GCC, LLVM/Clang und Rust haben alle ausgereifte RISC-V-Targets. Das Toolchain-Ökosystem, das vor fünf Jahren noch die größte Schwachstelle war, ist inzwischen deutlich gereift.

Für leistungsfähigere Siliziumlösungen hat SiFive – ein US-Startup, das kommerzielle RISC-V-Kerne entwickelt – die Familien P870 und X280 für Edge-Computing und in Ansätzen auch für einfache Server-Workloads vorgestellt. Alibabas T-Head-Abteilung hat 2021 seinen XuanTie C910 Core als Open Source veröffentlicht – eine leistungsstarke 64-Bit-RISC-V-Implementierung, die Alibaba intern nutzt und extern lizenziert. Mehrere RISC-V-Single-Board-Computer – das StarFive VisionFive 2, der Milk-V Pioneer – laufen inzwischen mit vollwertigen Linux-Desktop-Umgebungen.

Der geopolitische Beschleuniger

Die Adaptionskurve von RISC-V ist nach 2020 steil angestiegen, als die US-Exportkontrollen den Export von Halbleitertechnologie nach China zu beschränken begannen. ARM Holdings, ein britisches Unternehmen mit jedoch in den USA entwickelter Technologie in seinen Kernen, stand vor der Unsicherheit, ob seine Lizenzen für chinesische Firmen weiterlaufen könnten. Insbesondere Huawei hat seine Investitionen in RISC-V-Alternativen beschleunigt, nachdem die USA dem Unternehmen effektiv den Zugang zu den modernsten ARM-Kernen versperrt hatten.

China macht heute einen bedeutenden Teil der weltweiten RISC-V-Entwicklungsaktivitäten aus. Alibabas T-Head, ISCAS (Institut für Rechentechnik der Chinesischen Akademie der Wissenschaften), StarFive und Dutzende kleinerer Firmen bringen RISC-V-Silizium auf den Markt. Die chinesische Regierung hat die RISC-V-Entwicklung in ihre Pläne zur Halbleiterautarkie aufgenommen. Der offene Charakter von RISC-V bedeutet, dass US-Exportkontrollen nicht den Zugang zur ISA-Spezifikation selbst blockieren können – nur zu bestimmten Implementierungen oder Toolchain-Komponenten von US-Firmen.

Dies hat eine interessante Dynamik geschaffen: RISC-V International, das die Spezifikation verwaltet, hat Mitglieder aus den USA und China. Die Spezifikation wird gemeinsam entwickelt. Die wettbewerblichen Implementierungen sind getrennt.

Die Vektor-Erweiterung und AI-Workloads

Die RISC-V-Vektor-Erweiterung (V) wurde 2021 ratifiziert und wird inzwischen von mehreren Prozessoren hardwaremäßig unterstützt, darunter der T-Head C910 und SiFives X280. Vektorverarbeitung ermöglicht SIMD-artige Parallelität für Operationen wie Matrixmultiplikation – die Kernrechnung bei neuronalen Netz-Inferenzen. Das macht RISC-V relevant für Edge-AI-Beschleuniger, einen großen Wachstumsmarkt.

Mehrere Startups bauen AI-Inferenzchips auf Basis von RISC-V-Vektorkernen, genau weil der offene ISA ihnen die vollständige Kontrolle über den Befehlsmix ohne Lizenzbeschränkungen gibt. Für kundenspezifisches Silizium, das für eine bestimmte Modellarchitektur ausgelegt ist, zählt diese Flexibilität.

Wo die Lücken bleiben

Server und Laptops sind die beiden Märkte, in denen RISC-V noch keine wettbewerbsfähige Leistung im großen Maßstab gezeigt hat. Die schnellsten RISC-V-Anwendungsprozessoren im Jahr 2026 sind grob vergleichbar mit mittleren ARM-Cortex-A55-Teilen von vor einigen Jahren – ausreichend für eingebettete und einfache Edge-Anwendungen, aber nicht konkurrenzfähig mit Apple Silicon, AMD Zen 5 oder selbst dem ARM Cortex-X4. Die Lücke besteht teils, weil ARM- und x86-Prozessoren von jahrzehntelanger Mikroarchitektur-Optimierung, enormen F&E-Budgets und Fertigung auf den fortschrittlichsten Prozessknoten profitieren.

Die Fragmentierung des Ökosystems ist eine strukturelle Sorge. RISC-Vs Erweiterbarkeit – die Eigenschaft, die es flexibel macht – führt auch dazu, dass verschiedene Chips unterschiedliche Erweiterungen implementieren können, was das Schreiben von Software erschwert, die überall gut läuft. ARM hat dies gelöst, indem es die Kontrolle über seine Profile straff hielt; RISC-Vs Offenheit bedeutet, dass es in der Praxis mehr Variation gibt, was „RISC-V“ eigentlich bedeutet.

Das RISC-V Software Ecosystem (RISE)-Projekt, das 2023 mit Unterstützung von Google, Intel, Qualcomm und anderen ins Leben gerufen wurde, arbeitet daran, die Softwarestack-Entwicklung zu koordinieren und Fragmentierung zu verhindern. Wie effektiv sich dies erweist, wird maßgeblich beeinflussen, ob RISC-V in Märkte mit höherer Leistung vordringen kann oder vor allem in Embedded- und IoT-Anwendungen stark bleibt, wo die Kompatibilitätsanforderungen enger sind.

Die Tendenz ist eindeutig aufwärtsgerichtet. RISC-V verdrängt ARM oder x86 kurzfristig nicht – diese Architekturen haben zu viel Leistungsreserven, Ökosystemtiefe und Fertigungsinvestitionen. Was es tut, ist, einen großen und wachsenden Raum in den Embedded-, IoT- und Edge-Märkten zu erschließen und gleichzeitig die ökosystemaren Voraussetzungen für einen künftigen Vorstoß in höhere Leistungsklassen aufzubauen. Die Chipindustrie schaut zu.