RISC-V از آزمایشگاه خارج شده است: معماری CPU متن‌باز اکنون در محصولات واقعی عرضه می‌شود

یک دهه پیش، RISC-V یک پروژه تحقیقاتی از دانشگاه UC Berkeley بود - یک معماری مجموعه دستورالعمل باز و بدون حق امتیاز که به گونه‌ای طراحی شده بود که ساده، قابل گسترش و عاری از محدودیت‌های صدور مجوزی باشد که هر معماری اصلی CPU دیگر را تعریف می‌کند. فرضیه جذاب بود: چه می‌شود اگر طراحان تراشه بتوانند بدون پرداخت حق امتیاز به ARM یا پذیرش شرایط اینتل، پردازنده بسازند؟

امروزه، تراشه‌های RISC-V در SSDهای لپ‌تاپ شما اجرا می‌شوند، دوربین‌های نظارتی را تغذیه می‌کنند، حسگرهای صنعتی را کنترل می‌کنند و - به طور فزاینده - استنتاج هوش مصنوعی را در مقیاس مرکز داده شتاب می‌بخشند. این معماری سریع‌تر از آنچه تقریباً هر کسی انتظار داشت، از یک کنجکاوی دانشگاهی به سیلیکون تولیدی تبدیل شده است.

چه چیزی RISC-V را متمایز می‌کند

RISC-V یک Instruction Set Architecture (ISA) است - مشخصاتی که تعریف می‌کند نرم‌افزار چگونه با سخت‌افزار صحبت می‌کند. بر خلاف x86 (اینتل/AMD) یا ARM، RISC-V به صورت عمومی منتشر شده و کاملاً رایگان برای پیاده‌سازی است. هر شرکت، دانشگاه یا دولتی می‌تواند بدون هزینه مجوز، بدون محدودیت در نحوه استفاده و بدون وابستگی به نقشه راه یک فروشنده خاص، یک پردازنده RISC-V طراحی کند.

خود معماری عمداً ماژولار است. یک مجموعه دستورالعمل پایه عدد صحیح اصول اولیه را مدیریت می‌کند؛ افزونه‌های اختیاری عملیات اعشاری، عملیات برداری، رمزنگاری و موارد دیگر را اضافه می‌کنند. این بدان معناست که یک طراح تراشه می‌تواند دقیقاً پردازنده‌ای را که برنامه نیاز دارد بسازد - یک هسته ۳۲ بیتی کوچک برای یک حسگر IoT، یا یک سوپراسکالر ۶۴ بیتی عریض برای یک سرور مرکز داده - از همان مشخصات باز.

جایی که RISC-V واقعاً عرضه می‌شود

بازارهای نهفته و ذخیره‌سازی اولین حرکت را انجام دادند. Western Digital در سال ۲۰۱۷ هسته‌های RISC-V را در کنترل‌کننده‌های SSD خود به کار گرفت و امروزه RISC-V در کنترل‌کننده‌های حافظه فلش در سراسر صنعت استاندارد است. میکروکنترلرهای RISC-V از SiFive، GigaDevice و Espressif سالانه میلیون‌ها دستگاه IoT را تغذیه می‌کنند.

فضای شتاب‌دهنده هوش مصنوعی به یک میدان نبرد کلیدی تبدیل شده است. بخش نیمه‌هادی T-Head شرکت علی‌بابا نسل‌های متعددی از تراشه‌های هوش مصنوعی مبتنی بر RISC-V از جمله سری XuanTie را ساخته و آنها را در مقیاس در علی‌بابا کلاود مستقر کرده است. Ventana Micro Systems تراشه Veyron V1 را عرضه کرده است - یک تراشه RISC-V که برای بارهای کاری مرکز داده هدف‌گیری شده و مستقیماً با سیلیکون سرور مبتنی بر ARM مانند Ampere Altra رقابت می‌کند.

هند RISC-V را به یک موضوع استراتژی ملی نیمه‌هادی تبدیل کرده است. برنامه پردازنده Shakti تحت حمایت دولت، هسته‌های متعدد RISC-V را تولید کرده و تلاش هند برای ایجاد قابلیت طراحی تراشه داخلی به طور صریح حول معماری باز ساخته شده است. تلاش داخلی چین برای تراشه نیز RISC-V را به عنوان راهی برای دور زدن وابستگی به مجوزهای ARM پذیرفته است - آسیب‌پذیری که توسط محدودیت‌های صادراتی ایالات متحده و تلاش ناموفق انویدیا برای خرید ARM آشکار شد.

در اروپا، ابتکار پردازنده اروپایی (EPI) RISC-V را در نقشه راه محاسبات با عملکرد بالا خود گنجانده است و معماری باز را مسیری برای حاکمیت فناوری می‌بیند.

شکاف نرم‌افزاری - و چرا در حال بسته شدن است

اعتراض استاندارد به RISC-V همیشه نرم‌افزار بوده است. ARM و x86 دهه‌ها کامپایلر، سیستم‌عامل، کتابخانه و ابزار توسعه بهینه‌سازی شده دارند. RISC-V هنوز در حال عقب‌نشینی است.

اما شکاف به طور قابل توجهی کاهش یافته است. پشتیبانی هسته لینوکس از RISC-V اکنون بالغ و نگهداری می‌شود. اوبونتو، دبیان، فدورا و اوپن‌سوزه همه بیلدهای RISC-V را عرضه می‌کنند. زنجیره‌های ابزار LLVM و GCC به طور کامل از RISC-V پشتیبانی می‌کنند. اندروید پشتیبانی از RISC-V را در دست اجرا دارد. دبیان اکنون RISC-V ۶۴ بیتی را به عنوان یک پلتفرم رده ۱ در نظر می‌گیرد.

اصطکاک باقی‌مانده در نرم‌افزارهای تخصصی است: کتابخانه‌های عددی با عملکرد بالا، چارچوب‌های محاسباتی معادل GPU، و میان‌افزارهای سازمانی که نسخه‌های x86 یا ARM آن‌ها سال‌ها بهینه‌سازی عملکرد داشته‌اند. این شکاف‌ها هنوز برای بارهای کاری سنگین مهم هستند، اما برای موارد استفاده نهفته، ذخیره‌سازی و استنتاج هوش مصنوعی که RISC-V قبلاً جای پای خود را پیدا کرده است، بسیار کمتر اهمیت دارند.

باد موافق سیاسی

رشد RISC-V یک شتاب‌دهنده غیرمعمول دارد: ژئوپلیتیک. محدودیت‌های کنترل صادرات که دسترسی شرکت‌های چینی به مجوزهای پیشرفته ARM و سیلیکون انویدیا را محدود می‌کند، طراحان تراشه چینی را به سمت RISC-V سوق داده است به عنوان معماری که هیچ دولت خارجی نمی‌تواند دسترسی به آن را لغو کند.

این منحصراً نگرانی چین نیست. کشورها و شرکت‌ها در سراسر جهان نسبت به خطرات وابستگی به تصمیمات معماری، شرایط مجوز و سیاست‌های صادراتی یک فروشنده خاص هشیارتر شده‌اند. جذابیت RISC-V به عنوان یک بازی حاکمیتی واقعی و رو به رشد است.

چه چیزهایی هنوز کم است

RISC-V هنوز یک رقیب قابل اعتماد برای بارهای کاری سرور x86 یا ARM با بالاترین عملکرد نیست. هیچ پردازنده RISC-V امروزی از نظر توان عملیاتی محاسباتی با تراشه‌های سری M اپل، AMD EPYC یا AWS Graviton رقابت نمی‌کند. سادگی معماری که RISC-V را زیبا می‌کند همچنین به این معناست که بیرون کشیدن حداکثر عملکرد تک‌رشته‌ای نیازمند سرمایه‌گذاری قابل توجه در معماری خرد است - سرمایه‌گذاری که در اینتل و ARM دهه‌ها پیش‌تاز دارد.

ریسک تکه‌تکه شدن نیز واقعی است. یکی از نقاط قوت x86 و ARM سازگاری دودویی است - نرم‌افزاری که برای یک پیاده‌سازی کامپایل شده است روی همه دیگران اجرا می‌شود. قابلیت گسترش RISC-V به این معناست که پیاده‌سازی‌ها می‌توانند واگرا شوند و یک باینری که برای افزونه برداری یک فروشنده بهینه شده است ممکن است روی دیگری اجرا نشود. نهادهای استاندارد روی این موضوع کار می‌کنند، اما همچنان یک نگرانی عملی برای توزیع نرم‌افزار باقی می‌ماند.

آنچه RISC-V به وضوح و در مقیاس نشان داده است این است که معماری‌های سخت‌افزاری باز قابل دوام هستند - نه فقط به عنوان پروژه‌های تحقیقاتی، بلکه به عنوان سیلیکون تولیدی که در میلیاردها دستگاه عرضه می‌شود. سؤال اکنون این است که این معماری تا چه اندازه از نردبان عملکرد بالا می‌رود و اکوسیستم نرم‌افزاری با چه سرعتی دنبال می‌کند.