RISC-V a quitté le laboratoire : l'architecture CPU open-source est désormais expédiée dans des produits réels

Il y a une décennie, RISC-V était un projet de recherche de l'UC Berkeley — un jeu d'instructions ouvert et libre de redevances, conçu pour être simple, extensible et exempt des restrictions de licence qui définissent toutes les autres architectures CPU majeures. Le postulat était convaincant : et si les concepteurs de puces pouvaient construire des processeurs sans payer de redevances à ARM ni accepter les conditions d'Intel ?

Aujourd'hui, les puces RISC-V fonctionnent dans les SSD de votre ordinateur portable, alimentent des caméras de surveillance, contrôlent des capteurs industriels et — de plus en plus — accélèrent l'inférence IA à l'échelle des centres de données. L'architecture est passée d'une curiosité académique au silicium de production plus rapidement que presque personne ne l'avait prévu.

Ce qui rend RISC-V différent

RISC-V est un Instruction Set Architecture (ISA) — la spécification qui définit comment le logiciel communique avec le matériel. Contrairement à x86 (Intel/AMD) ou ARM, RISC-V est publié ouvertement et totalement gratuit à implémenter. Toute entreprise, université ou gouvernement peut concevoir un processeur RISC-V sans frais de licence, sans restrictions sur son utilisation et sans dépendre de la feuille de route d'un seul fournisseur.

L'architecture elle-même est délibérément modulaire. Un jeu d'instructions de base pour les entiers gère les fondamentaux ; des extensions optionnelles ajoutent la virgule flottante, les opérations vectorielles, la cryptographie, etc. Cela signifie qu'un concepteur de puces peut construire exactement le processeur dont l'application a besoin — un petit cœur 32 bits pour un capteur IoT, ou un superscalaire large 64 bits pour un serveur de centre de données — à partir de la même spécification ouverte.

Où RISC-V est réellement expédié

Les marchés embarqués et de stockage ont bougé en premier. Western Digital a adopté des cœurs RISC-V dans ses contrôleurs SSD dès 2017, et aujourd'hui RISC-V est standard dans les contrôleurs de stockage flash dans toute l'industrie. Les microcontrôleurs RISC-V de SiFive, GigaDevice et Espressif alimentent des millions d'appareils IoT chaque année.

Le domaine des accélérateurs IA est devenu un champ de bataille clé. La division semi-conducteurs T-Head d'Alibaba a construit plusieurs générations de puces IA basées sur RISC-V, y compris la série XuanTie, et les a déployées à grande échelle au sein d'Alibaba Cloud. Ventana Micro Systems a expédié le Veyron V1 — une puce RISC-V ciblant les charges de travail des centres de données et concurrençant directement le silicium serveur basé sur ARM comme l'Ampere Altra.

L'Inde a fait de RISC-V une question de stratégie nationale des semi-conducteurs. Le programme de processeur Shakti soutenu par le gouvernement a produit plusieurs cœurs RISC-V, et la poussée de l'Inde pour construire une capacité nationale de conception de puces est explicitement construite autour de l'architecture ouverte. La poussée nationale de la Chine en matière de puces a également adopté RISC-V comme moyen de contourner la dépendance aux licences ARM — une vulnérabilité exposée par les contrôles à l'exportation américains et la tentative avortée de Nvidia d'acquérir ARM.

En Europe, l'European Processor Initiative (EPI) a intégré RISC-V dans sa feuille de route de calcul haute performance, voyant l'architecture ouverte comme une voie vers la souveraineté technologique.

Le fossé logiciel — et pourquoi il se referme

L'objection standard à RISC-V a toujours été le logiciel. ARM et x86 ont des décennies de compilateurs optimisés, de systèmes d'exploitation, de bibliothèques et d'outils de développement. RISC-V rattrape encore son retard.

Mais le fossé s'est considérablement réduit. Le support du noyau Linux pour RISC-V est désormais mature et maintenu. Ubuntu, Debian, Fedora et OpenSUSE expédient tous des builds RISC-V. Les chaînes d'outils LLVM et GCC supportent entièrement RISC-V. Android a un support RISC-V en cours. Debian traite désormais RISC-V 64 bits comme une plateforme de niveau 1.

La friction restante se situe dans les logiciels spécialisés : les bibliothèques numériques hautes performances, les frameworks de calcul équivalents GPU, et les middlewares d'entreprise où les versions x86 ou ARM ont des années d'optimisation des performances. Ces lacunes comptent encore pour les charges de travail exigeantes, mais elles comptent beaucoup moins pour les cas d'usage embarqués, de stockage et d'inférence IA où RISC-V a déjà trouvé sa place.

Le vent politique favorable

La croissance de RISC-V a un accélérateur inhabituel : la géopolitique. Les restrictions de contrôle des exportations qui limitent l'accès des entreprises chinoises aux licences ARM avancées et au silicium NVIDIA ont poussé les concepteurs de puces chinois vers RISC-V comme la seule architecture où aucun gouvernement étranger ne peut révoquer l'accès.

Ce n'est pas seulement une préoccupation chinoise. Les pays et les entreprises du monde entier sont devenus plus conscients des risques liés à la dépendance aux décisions architecturales, aux conditions de licence et aux politiques d'exportation d'un seul fournisseur. L'attrait de RISC-V en tant que jeu de souveraineté est réel et croissant.

Ce qui manque encore

RISC-V n'est pas encore un concurrent crédible pour les charges de travail de serveurs x86 ou ARM les plus performantes. Aucun processeur RISC-V aujourd'hui ne rivalise avec les puces de la série M d'Apple, l'AMD EPYC ou l'AWS Graviton en débit de calcul. La simplicité architecturale qui rend RISC-V élégante signifie également qu'extraire des performances maximales monothread nécessite un investissement microarchitectural significatif — un investissement qui a des décennies d'avance chez Intel et ARM.

Le risque de fragmentation est également réel. L'une des forces de x86 et ARM est la compatibilité binaire : le logiciel compilé pour une implémentation fonctionne sur toutes les autres. L'extensibilité de RISC-V signifie que les implémentations peuvent diverger, et un binaire optimisé pour l'extension vectorielle d'un fournisseur peut ne pas fonctionner sur celle d'un autre. Les organismes de normalisation travaillent là-dessus, mais cela reste une préoccupation pratique pour la distribution de logiciels.

Ce que RISC-V a démontré, clairement et à grande échelle, c'est que les architectures matérielles ouvertes sont viables — non seulement en tant que projets de recherche, mais en tant que silicium de production expédié dans des milliards d'appareils. La question est maintenant de savoir jusqu'où l'architecture peut grimper l'échelle des performances, et à quelle vitesse l'écosystème logiciel suivra.