RISC-V Saiu do Laboratório: A Arquitetura de CPU Open-Source Agora Embarcada em Produtos Reais

Há uma década, o RISC-V era um projeto de pesquisa da UC Berkeley — um conjunto de instruções aberto e livre de royalties, projetado para ser simples, extensível e livre das restrições de licenciamento que definem todas as outras arquiteturas de CPU importantes. A premissa era convincente: e se os projetistas de chips pudessem construir processadores sem pagar royalties à ARM ou aceitar os termos da Intel?

Hoje, chips RISC-V estão rodando nos SSDs do seu laptop, alimentando câmeras de vigilância, controlando sensores industriais e — cada vez mais — acelerando a inferência de IA em escala de data center. A arquitetura passou de curiosidade acadêmica a silício de produção mais rápido do que quase todos esperavam.

O Que Torna o RISC-V Diferente

RISC-V é um Instruction Set Architecture (ISA) — a especificação que define como o software se comunica com o hardware. Ao contrário do x86 (Intel/AMD) ou ARM, o RISC-V é publicado abertamente e totalmente gratuito para implementar. Qualquer empresa, universidade ou governo pode projetar um processador RISC-V sem taxas de licenciamento, sem restrições sobre como usá-lo e sem depender do roadmap de um único fornecedor.

A arquitetura em si é deliberadamente modular. Um conjunto de instruções inteiras básicas lida com os fundamentos; extensões opcionais adicionam ponto flutuante, operações vetoriais, criptografia e mais. Isso significa que um projetista de chips pode construir exatamente o processador que a aplicação precisa — um pequeno núcleo de 32 bits para um sensor IoT, ou um superscalar largo de 64 bits para um servidor de data center — a partir da mesma especificação aberta.

Onde o RISC-V Está Realmente Sendo Embarcado

Os mercados embarcado e de armazenamento se moveram primeiro. A Western Digital adotou núcleos RISC-V em seus controladores SSD em 2017, e hoje o RISC-V é padrão em controladores de armazenamento flash em toda a indústria. Microcontroladores RISC-V da SiFive, GigaDevice e Espressif alimentam milhões de dispositivos IoT anualmente.

O espaço de aceleradores de IA tornou-se um campo de batalha chave. A divisão de semicondutores T-Head da Alibaba construiu múltiplas gerações de chips de IA baseados em RISC-V, incluindo a série XuanTie, e os implantou em escala dentro da Alibaba Cloud. A Ventana Micro Systems embarcou o Veyron V1 — um chip RISC-V voltado para cargas de trabalho de data center e competindo diretamente com silício de servidor baseado em ARM como o Ampere Altra.

A Índia tornou o RISC-V uma questão de estratégia nacional de semicondutores. O programa de processador Shakti apoiado pelo governo produziu múltiplos núcleos RISC-V, e o impulso da Índia para construir capacidade doméstica de design de chips é explicitamente construído em torno da arquitetura aberta. O impulso interno da China por chips também abraçou o RISC-V como uma forma de evitar a dependência de licenças ARM — uma vulnerabilidade exposta pelos controles de exportação dos EUA e pela tentativa frustrada da Nvidia de adquirir a ARM.

Na Europa, a European Processor Initiative (EPI) incorporou o RISC-V em seu roadmap de computação de alto desempenho, vendo a arquitetura aberta como um caminho para a soberania tecnológica.

A Lacuna de Software — e Por Que Está Se Fechando

A objeção padrão ao RISC-V sempre foi o software. ARM e x86 têm décadas de compiladores otimizados, sistemas operacionais, bibliotecas e ferramentas de desenvolvimento. O RISC-V ainda está se atualizando.

Mas a lacuna diminuiu substancialmente. O suporte do kernel Linux para RISC-V agora é maduro e mantido. Ubuntu, Debian, Fedora e OpenSUSE embarcam compilações RISC-V. As toolchains LLVM e GCC suportam RISC-V completamente. O Android tem suporte a RISC-V em andamento. O Debian agora trata RISC-V 64 bits como uma plataforma Tier 1.

O atrito restante está no software especializado: bibliotecas numéricas de alto desempenho, frameworks de computação equivalentes a GPU e middleware empresarial onde as versões x86 ou ARM têm anos de otimização de desempenho. Essas lacunas ainda importam para cargas de trabalho exigentes, mas importam muito menos para os casos de uso embarcados, de armazenamento e inferência de IA onde o RISC-V já encontrou seu lugar.

O Vento Político a Favor

O crescimento do RISC-V tem um acelerador incomum: a geopolítica. As restrições de controle de exportação que limitam o acesso de empresas chinesas a licenças ARM avançadas e silício da NVIDIA empurraram os projetistas de chips chineses em direção ao RISC-V como a única arquitetura onde nenhum governo estrangeiro pode revogar o acesso.

Isso não é apenas uma preocupação da China. Países e empresas em todo o mundo se tornaram mais alertas aos riscos de depender das decisões arquitetônicas, termos de licenciamento e políticas de exportação de um único fornecedor. O apelo do RISC-V como uma jogada de soberania é real e crescente.

O Que Ainda Está Faltando

O RISC-V ainda não é um concorrente crível para as cargas de trabalho de servidor x86 ou ARM de mais alto desempenho. Nenhum processador RISC-V hoje compete com os chips da série M da Apple, AMD EPYC ou AWS Graviton em throughput computacional. A simplicidade arquitetural que torna o RISC-V elegante também significa que extrair o máximo desempenho single-thread requer um investimento microarquitetural significativo — um investimento que tem décadas de vantagem na Intel e na ARM.

O risco de fragmentação também é real. Uma das forças do x86 e ARM é a compatibilidade binária — software compilado para uma implementação roda em todas as outras. A extensibilidade do RISC-V significa que as implementações podem divergir, e um binário otimizado para a extensão vetorial de um fornecedor pode não rodar na de outro. Os órgãos de padronização estão trabalhando nisso, mas continua sendo uma preocupação prática para distribuição de software.

O que o RISC-V demonstrou, clara e em escala, é que arquiteturas de hardware abertas são viáveis — não apenas como projetos de pesquisa, mas como silício de produção embarcado em bilhões de dispositivos. A pergunta agora é até onde a arquitetura pode subir na escada de desempenho, e com que rapidez o ecossistema de software a acompanha.